- 收听数
- 0
- 性别
- 保密
- 听众数
- 30
- 最后登录
- 2023-8-28
- QQ
 - UID
- 29674
- 阅读权限
- 20
- 帖子
- 394
- 精华
- 0
- 在线时间
- 75 小时
- 注册时间
- 2018-6-12
- 科研币
- 5
- 速递币
- 316
- 娱乐币
- 5863
- 文献值
- 0
- 资源值
- 0
- 贡献值
- 0
|
发表于 2018-6-12 17:34:10
|显示全部楼层
5速递币
| 题名 | Design and modeling of PLL-based clock and data recovery circuits with periodically embedded clock encoding for intra-panel interfaces | | 链接 | http://xueshu.baidu.com/s?wd=paperuri%3A%28b1312ff82078197b4cefa9bdf52850d8%29&filter=sc_long_sign&tn=SE_xueshusource_2kduw22v&sc_vurl=http%3A%2F%2Fieeexplore.ieee.org%2Fdocument%2F7539027%2F&ie=utf-8&sc_us=16321877776152240821 |
|
|
